1
今年年初，三星發(fā)布了Exynos 9810旗艦處理器，其CPU為三星第三代自研貓鼬（Mongoose）架構(gòu)：Exynos M3。一直以來，外界對于Exynos M3知之甚少，終于在昨天的HotChips會議上，三星官方披露了Exynos M3的詳細(xì)設(shè)計(jì)，讓外界得以一窺這款超級架構(gòu)。
據(jù)雷鋒網(wǎng)了解，三星Exynos 9810剛剛公布時(shí)，外界曾普遍認(rèn)為其在性能方面取得了巨大的飛躍，甚至有數(shù)據(jù)顯示，Exynos 9810的GeekBench單線程得分甚至高達(dá)3400+，遠(yuǎn)超包括驍龍845在內(nèi)的其他安卓陣營處理器。
三星的架構(gòu)研發(fā)是在德克薩斯州的三星奧斯汀研發(fā)中心（SARC，Samsung’s Austin R&D Center）進(jìn)行的，該中心成立于2010年，目標(biāo)是為三星的S系列手機(jī)研發(fā)Exynos系列處理器。
三星的第一代自研架構(gòu)Exynos M1據(jù)說在2012年的某個(gè)時(shí)候就已經(jīng)開始設(shè)計(jì)，歷經(jīng)短短三年研發(fā)，Exynos 8890便于2016年首次亮相于Galaxy S7。
Exynos M1是完全從零開始設(shè)計(jì)的，后續(xù)的幾代架構(gòu)自然會把它作為下一步開發(fā)的起點(diǎn)。隨著Exynos M1的淘汰，SARC團(tuán)隊(duì)在2015年第一季度開始使用現(xiàn)有的Exynos M1 RTL著手進(jìn)行Exynos M3的設(shè)計(jì)。
Exynos M3最初的定位是一次增量開發(fā)，然而在2016年第一季度，開發(fā)計(jì)劃發(fā)生了大變動，架構(gòu)目標(biāo)被設(shè)定得更高，以實(shí)現(xiàn)更大的性能提升，原本為增量開發(fā)設(shè)定的目標(biāo)被拆分成了Exynos M2（即Exynos 8895處理器）。
Exynos M2在各工作負(fù)載上的IPC改進(jìn)率高達(dá)20％，這使得它即便在頻率降低了12％的情況下，最終性能仍優(yōu)于Exynos M1。三星通過在Exynos M2中加入一些原本為Exynos M3設(shè)計(jì)的特性實(shí)現(xiàn)了這一增長目標(biāo)，而新的Exynos M3設(shè)計(jì)方案則變得異常激進(jìn)。
對比Exynos M3和Exynos M1可以看到了很多的相似之處，但Exynos M3增加了相當(dāng)多的擴(kuò)充。SARC團(tuán)隊(duì)將微架構(gòu)的解碼單元從4寬度擴(kuò)展到6寬度，并為內(nèi)核新增了一個(gè)帶有乘法器功能的整數(shù)ALU、一個(gè)加載單元和一個(gè)大幅強(qiáng)化的浮點(diǎn)/SIMD單元，將計(jì)算容量提升了三倍之多。
三星從未真正公開過Exynos M2的信息，也沒有特定的編譯器機(jī)器模型與之關(guān)聯(lián)，但在此次HotChips會議上，三星將Exynos M2的亂序提交窗口大小從96修改為100。盡管無法直接進(jìn)行不同ISA之間的比較，但Exynos M3的亂序提交窗口大小被再次擴(kuò)展至228，這與Intel的核心設(shè)計(jì)頗為相似。
值得注意的是，在6月初Arm公布的全新Cortex A76架構(gòu)信息中，其亂序提交窗口大小為128，比Exynos M3還要小，Arm表示亂序提交窗口增加7％只能提升1％性能，出于平衡性能和面積/功耗的考慮，并沒有著重增強(qiáng)這部分設(shè)計(jì)。
三星則在會上解釋稱，亂序提交窗口的大小與架構(gòu)的其余部分、緩沖區(qū)設(shè)計(jì)以及后端調(diào)度程序容量的設(shè)計(jì)相關(guān)聯(lián)，窗口大小和解碼寬度在設(shè)計(jì)時(shí)應(yīng)該相互適應(yīng)。Exynos M3的6寬度解碼單元可以很好地填充亂序提交窗口，從而獲得更強(qiáng)的性能。
繼續(xù)深入了解架構(gòu)前端的更多細(xì)節(jié)，可以看到分支預(yù)測單元和取指單元的各種改進(jìn)。Exynos M1的分支預(yù)測單元與其他架構(gòu)的不同之處在于能每周期接收兩個(gè)分支并且在后端具有兩個(gè)分支端口。
Exynos M3似乎仍然保持了這個(gè)寬度，但是將μBTB（BTB，Branch Target Buffer，分支目標(biāo)緩沖器）從64鏈路增加到128鏈路，主BTB仍維持4000鏈路，低于Cortex A76的6000鏈路，但對于已接收分支的延遲有所改進(jìn)。
此外更重要的是，Exynos M3中分支預(yù)測單元的整體質(zhì)量得到了提高，分支預(yù)測失敗的情況減少了15%。三星在會上公布了一個(gè)真正的MPKI（Misses per kilo instructions，每千條指令失敗率）值，這是Arm及其他廠商均未公布過的數(shù)據(jù)。
Exynos M3的分支預(yù)測單元和取指單元分別提供解耦的地址隊(duì)列和解耦的指令隊(duì)列，這樣可以在執(zhí)行中對單元進(jìn)行時(shí)鐘控制。
Exynos M3的取指單元的帶寬也被加倍，每時(shí)鐘周期期最多可讀取48Byte，即12條32bit指令，取指與解碼的比率為2:1（12條/6解碼），相比Exynos M2的1.5:1（6條/4解碼）有所提升。
三星表示，為了應(yīng)對日益嚴(yán)重的分支氣泡問題，需要大幅增加架構(gòu)成本。雖然被取分支的平均間距小于12條指令，2:1的取指/解碼比率可能會造成浪費(fèi)，但更大的解碼寬度對突發(fā)的指令爆發(fā)有很大幫助。
雖然這種設(shè)計(jì)具有很高的瞬時(shí)功耗，但當(dāng)指令隊(duì)列（現(xiàn)在是深度的兩倍）的填充速度比解碼單元的消耗速度更快時(shí)，它允許對取指單元進(jìn)行時(shí)鐘門控，因而會對功耗產(chǎn)生積極的影響。
Exynos M3的指令轉(zhuǎn)換后備緩沖區(qū)（ITLB）大小從256個(gè)條目增加到了512個(gè)條目。三星采用了與常規(guī)Arm處理器不同的三級層次結(jié)構(gòu)，Cortex A75和Cortex A76的一級ITLB分別有32條和48條，其中mainTLB 共有1280個(gè)條目，包括1024個(gè)條目（頁面最大為64KB）和一個(gè)輔助256條目表（頁數(shù)> = 1MB）。
Exynos M3也有一級數(shù)據(jù)和指令TLB，但三星沒有透露L1 ITLB的大小。
Exynos M3的解碼單元設(shè)計(jì)為6寬度，不過三星并未披露任何相關(guān)細(xì)節(jié)，只是稱其改進(jìn)了指令/微指令融合功能。Exynos M3支持自Exynos M1以來的多調(diào)度形式，解碼器發(fā)出的微指令可以同時(shí)分派到多個(gè)調(diào)度器，但在亂序提交窗口中它仍然只作為一個(gè)調(diào)度和一個(gè)條目。
流水線方面，Exynos M3的整數(shù)部分新增了兩個(gè)額外的調(diào)度器，微指令發(fā)射能力從前代的7發(fā)射增強(qiáng)至9發(fā)射。兩個(gè)新增端口之一是具有乘法功能的附加ALU單元，使MUL吞吐量加倍，并將簡單整數(shù)算術(shù)吞吐量提高25％。另一個(gè)新增端口是負(fù)載AGU，它可以使核心的負(fù)載帶寬加倍。
與前代相比，Exynos M3的浮點(diǎn)運(yùn)算能力堪稱暴力，三星為其增加了第三條流水線，就簡單的浮點(diǎn)能力而言，其的乘法和算術(shù)吞吐量增加了三倍。Exynos M3在Exynos M1的FMAC+FADD單元基礎(chǔ)上，又增加了3個(gè)128位FMAC/FADD單元，使最大吞吐量從3（1*FMAC（2）+1*FADD（1））翻倍到6（3*FMAC（2））。
當(dāng)然，由于執(zhí)行吞吐量的急劇增加，所以必須擴(kuò)展調(diào)度器窗口和物理寄存器頁面。Exynos M3的調(diào)度器窗口大小從32增加到了62，F(xiàn)P PRF大小也從96擴(kuò)展到192。
三星一直在努力降低執(zhí)行延遲，這也適用于浮點(diǎn)流水線。Exynos M3乘法單元的執(zhí)行周期從4縮短到3，乘法累加單元的執(zhí)行周期也從5下降到4；簡單浮點(diǎn)加法的執(zhí)行周期從3縮短到2，并升級了浮點(diǎn)除法單元Radix-64以顯著降低除法運(yùn)算的延遲。
BTW，Arm在Cortex A76發(fā)布時(shí)大肆宣傳其新的浮點(diǎn)流水線，稱為其全新的“VX（矢量執(zhí)行）流水線”感到非常自豪。不過從Exynos M3的情況來看，三星似乎在一年之內(nèi)便再次領(lǐng)先了Arm，Exynos M3與Cortex A76具有相同的浮點(diǎn)延遲，但同時(shí)還有更高的執(zhí)行吞吐量以及更低的ASIMD延遲。
Exynos M3的加載/存儲單元增加了第二個(gè)128bit加載端口，讀取帶寬加倍。加載調(diào)用延遲在4個(gè)周期內(nèi)保持不變，存儲帶寬在每周期1次存儲時(shí)只有1個(gè)周期延遲。Exynos M3的兩個(gè)加載單元均以128bit/周期運(yùn)行，與Cortex A76相同，而Cortex A75則為64bit/周期。
總體而言，Exynos M3的加載/存儲調(diào)度器容量已經(jīng)增加，存儲緩沖區(qū)增加了一倍。在這里，三星的預(yù)讀取單元需要有相當(dāng)高的性能，以實(shí)現(xiàn)完美命中緩存的目標(biāo)，避免任何內(nèi)存瓶頸。
隨后，三星提到了之前描述的新TLB層次結(jié)構(gòu)。Exynos M3擁有與Exynos M1相同的32入口的DTLB（Data Translation Lookaside Buffer，數(shù)據(jù)轉(zhuǎn)換檢測緩沖區(qū)），但是Exynos M3額外有一個(gè)容量為512條目的全新中級DTLB，且為ITLB（Instruction Translation Lookaside Buffer，指令轉(zhuǎn)換檢測緩沖區(qū)）和DTLB提供服務(wù)的統(tǒng)一L2 TLB容量也從前代的1024條目擴(kuò)容至4096條目。
顯而易見，擴(kuò)大架構(gòu)規(guī)模要付出代價(jià)，與Exynos M1的15級流水線相比，Exynos M3的流水線深度增加了2級，為17級，并添加了輔助調(diào)度階段，以及用于寄存器讀取的第二階段。相比之下，Cortex A75和Cortex A76的流水線深度為13級。Exynos M3的分支預(yù)測錯(cuò)誤的懲罰也從Exynos M1上的14個(gè)周期增加至16個(gè)周期。
Exynos M3和Exynos M1相對于Arm公版架構(gòu)的的缺點(diǎn)是，它的取指和解碼單元比Arm公版多2級，寄存器重命名單元要多1級，以及需要第二個(gè)調(diào)度階段（再多1級）。三星沒有透露Exynos M3在流水線各階段之間是否有其他快速路徑來減少關(guān)鍵情況下的延遲，但表示這是設(shè)計(jì)大規(guī)模高性能架構(gòu)的必要成本。
理論上更長的流水線級數(shù)有利于頻率的提升（Intel為讓奔騰4沖擊高頻，曾在NetBurst架構(gòu)的Prescott核心中使用31級超長流水線）。不過奇怪的是，三星的17級流水線并沒有給Exynos M3帶來頻率上的優(yōu)勢，反而在沖擊高頻時(shí)付出了極大的功耗代價(jià)。這似乎意味著三星在EDA功力還有待提升。
與Cortex A75和Cortex A76一樣，Exynos M3引入了新的獨(dú)占L2緩存作為核心和最后一級共享緩存之間的中間級。新的獨(dú)占L2為每核心512KB，與Exynos M1中的共享L2相比，訪問延遲從22個(gè)周期減少到12個(gè)周期。不過，Cortex A75的L2命中延遲只有8個(gè)周期，Exynos M3在這一方面處于劣勢。
Exynos M3的L2緩存帶寬也增加了一倍，為每時(shí)鐘周期32Byte讀寫，而Cortex A75則每時(shí)鐘周期16Byte讀/32Byte寫。
值得注意的是，由于實(shí)際芯片中會受到物理布局的影響，實(shí)際延遲數(shù)據(jù)可能還會更高。根據(jù)實(shí)測，驍龍845的L2延遲在2.8GHz時(shí)約為4.4ns， Exynos 9810在2.7GHz時(shí)的延遲L2延遲約為4.6ns。
Exynos M3的共享L3緩存是以NUCA（Non-uniform cache architecture，非一致性緩存體系）方式實(shí)現(xiàn)的大型4MB緩存，由4個(gè)位于CPU核心對面的1MB分區(qū)組成。由于布局不均勻，CPU核心在訪問緩存分區(qū)時(shí)的延遲并不相同，訪問相鄰分區(qū)時(shí)延遲為32個(gè)周期，訪問距離最遠(yuǎn)的分區(qū)時(shí)延遲為44個(gè)周期，三星表示整體的平均訪問延遲為37個(gè)周期。
與L2的情況相似，Exynos M3在L3緩存方面也要弱于Arm公版架構(gòu)，Cortex A75的L3訪問延遲僅為25個(gè)周期，這一點(diǎn)在實(shí)測數(shù)據(jù)中也得以體現(xiàn)：驍龍845的L3訪問延遲約為11.4ns，而Exynos 9810的延遲則為11ns~20ns。
三星在會議中解釋稱，這種緩存分區(qū)的設(shè)計(jì)旨在為高端移動設(shè)備之外的不同設(shè)計(jì)實(shí)現(xiàn)更好的可配置性，言外之意似乎與S.LSI試圖進(jìn)入汽車領(lǐng)域有關(guān)。總體而言，三星承認(rèn)最終產(chǎn)品的緩存層次結(jié)構(gòu)設(shè)計(jì)并未達(dá)到他們真正想要的水平。
三星今年公布了芯片物理布局的數(shù)據(jù)，詳細(xì)分析了處理器內(nèi)核的平面圖。
以下是雷鋒網(wǎng)對圖片中一些術(shù)語名詞的簡短說明：
·pL2：獨(dú)占L2緩存，在Exynos M3中為每核心512KB。
·FPB：浮點(diǎn)數(shù)據(jù)路徑；浮點(diǎn)單元/ASIMD單元。
·FRS：浮點(diǎn)調(diào)度器以及浮點(diǎn)/向量寄存器。
·MC：解碼單元和重命名單元。
·DFX：這是調(diào)試/測試邏輯，代表“針對某某的設(shè)計(jì)”，例如DFD（針對調(diào)試的設(shè)計(jì)）、DFT（針對測試的設(shè)計(jì)）、DFM（針對可制造性的設(shè)計(jì)）和其他雜項(xiàng)邏輯。
·LS：加載/存儲單元以及64KB的L1高速數(shù)據(jù)緩存。
·IXU：整數(shù)執(zhí)行單元，包含執(zhí)行單元、調(diào)度器和寄存器。
·TBW：透明緩沖寫入，包括TLB結(jié)構(gòu)。
·FE：架構(gòu)前端，包括分支預(yù)測單元、取指單元和64KB L1高速指令緩存。
與Exynos M1相比，Exynos M3中的功能單元尺寸都大大增加，最終Exynos M3的內(nèi)核功能模塊面積為2.52mm2，另外還有0.98mm2的面積用于512KB L2緩存。
Exynos M1核心布局
Exynos M1核心布局
三星還展示了整個(gè)Exynos M3集群的平面圖， 4個(gè)核心彼此相鄰排列，L2和L3也有序的彼此相鄰放置。這種布局可以大大節(jié)省芯片布局工作，只需將每個(gè)模塊簡單地復(fù)制4次即可。
會議最后，三星分析了Exynos M3的性能表現(xiàn)，稱其IPC增長幅度約為59％。
當(dāng)然，在不同的工作負(fù)載下，IPC的增長并不是線性的，在高ILP（多種指令同時(shí)執(zhí)行）的工作負(fù)載下，IPC增長僅有限25％，在MLP（存儲級并行）工作負(fù)載下甚至幾乎沒有增加，而在其他許多混合工作負(fù)載中，IPC的提升幅度超過80％。
三星展示了Exynos M2、Exynos M3和Cortex A75之間的GeekBench4性能對比，分布代表Exynos 8895、Exynos 9810和驍龍845的性能表現(xiàn)。
除三星展示的對比數(shù)據(jù)外，我還添加了一些新的Spec分?jǐn)?shù)，這些分?jǐn)?shù)改進(jìn)了最初的評論數(shù)據(jù)，新的Spec分?jǐn)?shù)考慮了動態(tài)電壓頻率調(diào)整以及更綜合的測試環(huán)境。
能效比一直是處理器的一個(gè)重要評判標(biāo)準(zhǔn)，不過三星在Exynos M3上顯然省略這些。正如上文中提到的，Exynos M3在沖擊高頻時(shí)付出了極大的功耗代價(jià)，盡管它在2.7GHz時(shí)擁有絕對領(lǐng)先的性能，但此時(shí)能效比卻低于Exynos M2。在將頻率降低到與Exynos M2相同的2.3GHz后，Exynos M3才顯示出能效比上的優(yōu)勢。
下圖顯示了完成測試中的電能消耗量及平均功耗，左邊的條形表示消耗的能量，以J（焦耳）為單位，條形越短代表耗能越少，相應(yīng)的平臺的效率越高；右邊的條代表性能分?jǐn)?shù)，條形越長代表性能越強(qiáng)。
從結(jié)果來看，Exynos M3擁有相當(dāng)寬泛的能效比區(qū)間。與Cortex A75相比，Exynos M3在2.3GHz時(shí)便可擁有更強(qiáng)的性能以及相仿的能耗比；而與Exynos M2相比，Exynos M3即便在1.8GHz這個(gè)最低頻率上，性能和能效比均壓倒性的優(yōu)于2.3GHz的滿血Exynos M2。
據(jù)雷鋒網(wǎng)了解，Exynos 9810中的Exynos M3集群在單核、雙核、四核滿載的情況下頻率分別為2.7GHz、2.3GHz、1.8GHz，功耗均為3.5瓦左右。換言之，M3核心從1.8GHz到2.3GHz，提升500MHz頻率功耗便翻了一倍，而從2.3GHz提升到2.7GHz，僅400MHz的提升就讓功耗再次翻倍，即從1.8GHz到2.7GHz，即便性能也呈線性同步提升，幅度也只有50%，功耗則翻了兩番。
而Exynos 9810的四核Exynos M3全部運(yùn)行在相同的電壓和頻率上，許多情況下執(zhí)行次要線程的核心并不需要跑在與主線程核心相同的最高性能點(diǎn)上，但其所需的性能又超過了Cortex A55小核心所能負(fù)擔(dān)的范圍，所以執(zhí)行次要線程的核心只能與主線程核心飚在相同的高頻率上，大大降低了整體的能效比。
最后，三星更多地討論了Exynos項(xiàng)目的時(shí)間表。正如開篇介紹中所說，Exynos M3原計(jì)劃于2014年第2季度開始，然而隨著M1的完成，RTL在2015年第1季度開始，開發(fā)計(jì)劃發(fā)生了大變動，目標(biāo)被設(shè)定得更高，原本的Exynos M3被拆分成了Exynos M2，而新的Exynos M3設(shè)計(jì)方案則變得異常激進(jìn)。
RTL于2017年第一季度交付給SoC團(tuán)隊(duì)，用于Exynos 9810的第一個(gè)EVT0流片（實(shí)際產(chǎn)出的芯片是EVT1），并于2017年中期下線，而最終發(fā)布的Exynos 9810則是在 2018年3月上市。
Exynos M3對于三星設(shè)計(jì)團(tuán)隊(duì)來說是一次相當(dāng)大的挑戰(zhàn)，整個(gè)架構(gòu)設(shè)計(jì)幾乎推倒重來，并且還必須面對極端的時(shí)間壓力，在項(xiàng)目截止日期前推出產(chǎn)品。
整體來看，Exynos M3是一個(gè)非常堅(jiān)實(shí)的微體系結(jié)構(gòu)，感覺上更像是一款桌面級架構(gòu)。三星為了增強(qiáng)架構(gòu)性能，采取了最簡單粗暴的辦法擴(kuò)充規(guī)模，這也導(dǎo)致了其巨大的內(nèi)核尺寸。不過由于時(shí)間限制，三星似乎仍然保留了很多沒有被納入Exynos M3的改進(jìn)，特別是緩存層次結(jié)構(gòu)似乎是這一架構(gòu)中最薄弱的部分，三星承認(rèn)他們對此并不滿意。
三星的貓鼬架構(gòu)經(jīng)歷了Exynos M2和Exynos M3兩代改進(jìn)，其IPC增長率分別高達(dá)20％和59％。據(jù)悉，SARC設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在每年都會有持續(xù)的架構(gòu)改進(jìn)，且三星表示Arm Cortex A76的真正競爭對手是明年的Exynos M4，而不是現(xiàn)在的Exynos M3。
就在幾天前，Arm公布了其未來三年CPU路線圖，揭示了Cortex A76的繼任者Deimos和Hercules，并承諾約15％和10％的代際收益。從目前的測試數(shù)據(jù)來看，Exynos M3在性能方面似乎已達(dá)到或超過Cortex A76的水平，預(yù)計(jì)在Exynos M4上，我們?nèi)钥梢钥吹饺亲匝屑軜?gòu)的競爭優(yōu)勢。
感謝三星一直以來所做的架構(gòu)曝光，這種細(xì)節(jié)展示在行業(yè)內(nèi)實(shí)屬少見。希望S.LSI和SARC能夠解決Exynos M3架構(gòu)的弱點(diǎn)，使明年的新架構(gòu)取得更大的成功。
via：Anandtech
相關(guān)文章：
淺析ARM全新Cortex A76架構(gòu)：2.4GHz便可干掉驍龍845
雷峰網(wǎng)版權(quán)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
